Révolution des puces : des scientifiques trouvent un moyen de réduire les transistors en dessous de 4 nanomètres

Le monde de l'électronique moderne se trouve au seuil d'une nouvelle frontière technologique. Des chercheurs du Korea Advanced Institute of Science and Technology (KAIST) ont réussi à identifier les limites fondamentales de la miniaturisation des transistors grâce à la modélisation quantique. Cette découverte permet d'augmenter considérablement les performances des smartphones, des serveurs et des systèmes d'AI. C'est ce qu'indique Ixbt.com dans son article.

Les transistors sont de minuscules interrupteurs qui contrôlent le flux électrique dans les circuits intégrés. Bien que l'industrie parle actuellement de passer à des procédés de 2 nanomètres, les dimensions physiques réelles des transistors restent supérieures à 10 nanomètres. Selon ixbt.com, le principal obstacle à une réduction supplémentaire est lié à l'effet tunnel quantique.

L'effet tunnel quantique est un phénomène où les électrons « s'infiltrent » à travers des barrières énergétiques normalement infranchissables selon les lois de la physique classique. Cela entraîne des fuites de courant et une perte de contrôle du transistor, rendant le dispositif instable. Les scientifiques du KAIST ont effectué des calculs à l'échelle atomique pour éliminer précisément ce problème.

Mécanique quantique et nouveaux matériaux

L'équipe dirigée par le professeur Yon-Hoon Kim a utilisé une méthodologie spécifique appelée MS-DFT (multi-space constrained-search density functional theory). Cette méthode permet de modéliser non seulement les matériaux, mais aussi des dispositifs électroniques complets, y compris des interfaces métal-semi-conducteur complexes. Le disulfure de molybdène (MoS2), d'une épaisseur d'un seul atome, a été choisi comme matériau principal.

Les expériences numériques ont montré que le taux de fuite des électrons dépend non seulement du matériau du canal, mais aussi du choix du métal et de la géométrie des contacts. Cela signifie que les limites de miniaturisation ne sont pas strictement fixes, mais peuvent être étendues grâce à des solutions d'ingénierie.

Selon les conclusions des scientifiques, la longueur critique où l'effet tunnel perturbe le fonctionnement du transistor peut être abaissée en dessous de 4 nanomètres. Cela va bien au-delà des attentes technologiques actuelles. Pour atteindre ce résultat, une stratégie de combinaison de matériaux bidimensionnels aux propriétés variées est proposée.

À quoi ressembleront les processeurs du futur ?

Cette découverte portera l'efficacité énergétique des puces produites par des géants tels qu'Apple, NVIDIA ou Intel à un nouveau niveau. Plus les transistors sont petits, plus il est possible de placer d'éléments sur une puce et de réduire la consommation d'énergie.

La nouvelle stratégie de conception proposée par les auteurs de l'étude promet les avantages suivants :

• Réduction significative de la consommation d'énergie ;
• Augmentation de la vitesse de calcul de plusieurs ordres de grandeur ;
• Maîtrise de la dissipation thermique à l'intérieur de la puce ;
• Création de processeurs ultra-puissants pour les algorithmes d'AI.

En conclusion, le travail des scientifiques du KAIST prouve que la « loi de Moore » dans l'industrie des semi-conducteurs n'est pas encore obsolète et que de nouveaux horizons existent pour le progrès technologique. Il s'agit désormais d'appliquer ces modèles théoriques aux processus de production réels.