Huawei verabschiedet sich vom Mooreschen Gesetz: Details zu den neuen LogicFolding 3D-Chips
Forscher der Universität Peking haben 3D-Design-Tools vorgestellt, die auf Huaweis innovativer Mikrochip-Entwicklung basieren: der LogicFolding-Architektur. Experten haben einen völlig neuen Prototyp für die elektronische Entwurfsautomatisierung (EDA) entwickelt, um diese Methode umzusetzen und das Tau-Skalierungsgesetz anzuwenden. Dies berichtet Ixbt.com berichtet .
Obwohl Huawei von fortschrittlichen internationalen Technologien abgeschnitten ist, konzentriert sich das Unternehmen auf die Schaffung eigener, unabhängiger Lösungen. Das neue EDA-Tool der Universität Peking betrachtet einen mehrschichtigen Chip während des Designprozesses als eine einzige Struktur. Dies ermöglicht eine höhere Leistung durch die Optimierung aller vertikal gestapelten Schichten.
Tests an einer Open-Source-Schaltung auf Industrieniveau zeigten, dass die neue Methode die Länge der internen Leiterbahnen um 30 Prozent reduziert. Gleichzeitig wurden die Arbeitsgeschwindigkeit und die Wärmeableitungseigenschaften des Geräts im Vergleich zu herkömmlichen Methoden deutlich verbessert. Das System betrachtet das gesamte SoC (System-on-Chip) als eine einzige Topologie, anstatt jede Schicht einzeln zu behandeln.
He Tingbo, Präsidentin der Halbleitersparte von Huawei, betonte, dass das Mooresche Gesetz bald seine physikalischen Grenzen erreichen wird. Aus diesem Grund betrachtet das Unternehmen das Tau-Gesetz als die neue Richtung für die globale Mikrochip-Industrie. Es wurde zudem darauf hingewiesen, dass kein Unternehmen diese komplexen Probleme im kommenden Jahrzehnt allein lösen kann.
Das Unternehmen plant, die Leistung seiner Kirin 5G-Prozessoren in diesem Jahr mithilfe der LogicFolding-Technologie zu steigern. Die neue Generation von Kirin SoC-Chips, die auf dieser innovativen Technologie basiert, wird für den Herbst 2026 erwartet.
Lesen Sie „Zamin“ auf Telegram!
