Pekin Üniversitesi araştırmacıları, Huawei'nin mikroçip alanındaki yenilikçi çalışması olan "mantıksal katlama" (LogicFolding) mimarisinin temelini oluşturan 3D tasarım araçlarını tanıttı. Uzmanlar, bu yöntemi uygulamak ve Tau ölçeklendirme yasasını kullanmak için tamamen yeni bir elektronik tasarım otomasyonu (EDA) prototipi geliştirdiler. Bu haberi Ixbt.com bildiriyor .
Huawei, gelişmiş uluslararası teknolojilerden mahrum bırakılmış olsa da, şirket kendi bağımsız çözümlerini yaratmaya odaklanıyor. Pekin Üniversitesi'nin yeni EDA aracı, çok katmanlı çipi tasarım sürecinde bütünsel bir yapı olarak görüyor. Bu, dikey olarak yerleştirilmiş tüm katmanları optimize ederek daha yüksek performans elde edilmesini sağlıyor.
Endüstriyel düzeydeki açık kaynaklı bir mikroçip üzerinde yapılan testler, yeni yöntemin çip içindeki bağlantı uzunluğunu yüzde 30 oranında kısalttığını gösterdi. Aynı zamanda, geleneksel yöntemlere kıyasla cihazın çalışma hızı ve ısı dağıtma özellikleri önemli ölçüde iyileştirildi. Sistem, her katmanı ayrı ayrı değil, tüm SoC'yi (çip üzerinde sistem) tek bir topoloji olarak ele alıyor.
Huawei yarı iletkenler bölümü başkanı He Tingbo, Moore Yasası'nın yakında fiziksel sınırına ulaşacağını belirtti. Bu nedenle şirket, Tau yasasını dünya mikroçip endüstrisinin yeni yönü olarak görüyor. Ayrıca önümüzdeki on yıl içinde hiçbir şirketin bu tür karmaşık sorunları tek başına çözemeyeceği kaydedildi.
Şirket bu yıl Kirin 5G işlemcilerinin gücünü tam olarak LogicFolding teknolojisi ile artırmayı planlıyor. Bu yenilikçi teknolojiye dayalı yeni nesil Kirin SoC çiplerinin 2026 sonbaharında piyasaya sürülmesi bekleniyor.
“Zamin”i Telegram'da okuyun!
