IBM présente la première technologie de puces au monde inférieure à 1 nanomètre

IBM, l'un des leaders de l'industrie des semi-conducteurs, a franchi une étape révolutionnaire dans le monde de la microélectronique. L'entreprise a dévoilé la nouvelle architecture Nanostack, qui permet d'intégrer près de 100 milliards de transistors sur un minuscule cristal de la taille d'un ongle humain. Cette innovation promet une puissance et une efficacité énergétique sans précédent pour les systèmes d'AI. C'est ce que rapporte Ixbt.com rapporte .

L'aspect le plus sensationnel de cette nouvelle technologie est qu'IBM la qualifie de première puce au monde de classe "inférieure à 1 nanomètre" (sub-1nm). Selon les informations d'ixbt.com, l'entreprise a désigné sa plateforme comme un "nœud de 7 angströms" (7 angstrom node). Pour information, 1 angström équivaut à un dixième de nanomètre, ce qui signifie que 7 angströms correspondent à 0,7 nm. Cet indicateur reflète davantage le niveau d'intégration technologique que la taille physique réelle des éléments.

Nanostack : Les avantages de la disposition verticale

Selon les lois de la physique moderne, on ne peut pas réduire les transistors indéfiniment en raison de problèmes tels que les effets quantiques et les fuites de courant. Les ingénieurs d'IBM ont résolu cet obstacle en plaçant les transistors non seulement côte à côte, mais aussi verticalement les uns sur les autres. La base de l'architecture Nanostack repose précisément sur cette structure verticale.

Chaque élément de base se compose de deux transistors connectés verticalement, chacun comprenant trois couches de nanosheets d'une épaisseur de seulement 5 nm. À titre de comparaison, cela équivaut à environ 15 rangées d'atomes de silicium. Une telle densité permet d'augmenter le nombre d'éléments de près du double par rapport aux technologies 2 nm de la génération précédente.

Efficacité énergétique et mémoire SRAM

Selon les estimations d'IBM, le passage à la technologie Nanostack permet d'augmenter les performances de calcul de 50 % ou de réduire la consommation d'énergie jusqu'à 70 %. Ces indicateurs sont vitaux pour les centres de données et les grands modèles d'AI comme ChatGPT, qui consomment aujourd'hui des quantités colossales d'électricité.

• Augmentation de 50 % de la puissance de calcul ;
• Amélioration de 70 % de l'efficacité énergétique ;
• Extension de 40 % de la densité de la mémoire SRAM.

En outre, les experts d'IBM ont annoncé lors du symposium IEEE Symposium on VLSI Technology and Circuits avoir réalisé une avancée majeure dans la mise à l'échelle des puces SRAM (mémoire vive statique). En disposant les canaux des transistors en quinconce, ils ont réussi à réduire la hauteur des cellules mémoire de 40 %. Cela ouvre la voie à une augmentation significative de la capacité de la mémoire cache des processeurs.

Bien que cette technologie n'ait été présentée que dans des conditions de laboratoire et lors de symposiums scientifiques, elle devrait servir de base aux futurs GPU de NVIDIA et aux puces d'Apple. Si l'on considère que la technologie 2 nm présentée par IBM en 2021 est désormais acceptée comme standard industriel, l'ère du 0,7 nm n'est pas loin.